3D 적층

3D stacking

3D stacking)=반도체 칩이나 웨이퍼를 높이 방향으로 여러 층 쌓고 층 사이를 전기적으로 연결하는 기술이다. 제한된 면적에 더 많은 메모리와 기능을 집적하고, 칩 사이 데이터 이동 거리를 줄일 수 있다. 층 사이 연결에는 실리콘관통전극(TSV), 마이크로범프, 하이브리드 본딩 등이 쓰인다.

고대역폭메모리(HBM)는 D램 코어 다이를 여러 장 쌓아 베이스 다이에 연결한 대표적 사례다. 낸드플래시의 3D 낸드는 메모리 셀 자체를 칩 내부에서 수직으로 쌓는 기술로, 패키징 단계에서 여러 칩을 쌓는 적층과 구별된다. 적층 수가 늘면 열을 방출하기 어려워지고, 한 층의 결함이 전체 제품의 수율에 영향을 줄 수 있다.