4F² D램

4F² DRAM

데이터 1비트를 저장하는 메모리 셀의 평면 면적을 최소 가공선폭(F)의 제곱의 네 배에 해당하는 크기로 설계한 D램이다. F는 반도체의 최소 선폭을 나타내며, 4F²는 셀 하나가 가로 2F, 세로 2F에 해당하는 면적을 차지한다는 뜻이다. ‘4나노 D램'이나 '셀 하나에 4비트를 저장하는 D램'을 의미하지 않는다.

동일한 F를 기준으로 기존 6F² 구조보다 셀 면적을 약 33% 줄일 수 있다. 이론적으로 같은 셀 배열 면적에 약 1.5배의 셀을 배치할 수 있어 집적도를 높이는 데 유리하다. 이를 구현하려면 트랜지스터를 수직으로 세우는 수직 채널 트랜지스터(VCT)나 수직 게이트(VG) 구조가 필요하다. 다만 주변회로와 배선, 공정상의 제약 때문에 칩 전체의 면적이나 생산비용이 같은 비율로 줄어드는 것은 아니다. 데이터 보존 특성과 수율·신뢰성·원가 경쟁력을 확보하는 것이 핵심 과제다.

업체별 개발 전략은 갈리고 있다. 중국 창신메모리(CXMT)는 2026년 말까지 4F² 구조를 적용한 서버용 D램 모듈을 출시하겠다고 밝혔다. 마이크론은 2026년 10월 기술설명회에서 D램 집적도는 셀 구조보다 커패시터 간격이 좌우하므로 4F²의 실질적 이점이 크지 않다고 보고 도입하지 않기로 했다. 대신 기존 6F² 구조의 미세화와 웨이퍼 본딩, 장기적인 3D D램 개발에 집중하겠다는 방침이다. 이는 마이크론의 기술·사업적 판단으로, 4F² 기술 자체의 실현 불가능성이 입증됐다는 뜻은 아니다.

삼성전자는 2026년 10월 반도체대전(SEDEX)에서 4F² D램을 개발 중이라고 공식 확인했다. SK하이닉스도 2025년 ‘4F² VG 플랫폼'과 3D D램을 차세대 기술 로드맵으로 제시했다. 다만 개발 추진과 실제 양산 시점은 구분해서 봐야 하며, 업체들은 검증된 6F² 구조를 최대한 활용하면서 신기술의 완성도와 경제성에 맞춰 전환 시점을 정할 것으로 보인다.

4F²는 셀의 면적을 나타내는 개념으로, 메모리 셀을 여러 층으로 쌓는 3D D램이나 여러 D램 칩을 적층하는 고대역폭메모리(HBM)와 구별된다.