3D D램

3D DRAM

메모리 셀을 여러 층으로 수직 적층해 같은 평면 면적에 더 많은 데이터를 저장하도록 하는 차세대 D램 기술이다. 평면에서 셀 크기를 줄여 온 기존 미세화 방식의 한계를 넘어 집적도를 높이는 것이 목적이다.

트랜지스터와 커패시터를 수평으로 배치한 셀을 여러 층 쌓는 방식 등이 연구되고 있다. 별도의 저장 커패시터 없이 산화물 반도체 트랜지스터를 이용하는 구조도 연구 대상이다. 업체와 연구기관에 따라 셀 구조와 적층 방식이 달라 아직 하나의 표준 구조로 확정된 기술은 아니다.

층수를 늘리면 집적도를 높일 수 있지만 공정 복잡도와 제조비용도 증가할 수 있다. 데이터 보존 특성과 동작 속도, 층간 연결, 열 관리, 수율과 원가 경쟁력을 함께 확보하는 것이 상용화의 관건이다. 구현 방식에 따라 미세 노광에 대한 의존도를 낮출 가능성도 있다.

이 항목에서 말하는 차세대 3D D램은 셀 자체를 여러 층으로 집적하는 기술이다. 완성된 D램 칩 여러 개를 실리콘관통전극(TSV) 등으로 연결해 쌓는 고대역폭메모리(HBM)와 구별된다. 셀의 평면 면적을 나타내는 4F²와도 다른 개념이며, 수직형 트랜지스터를 적용했다고 해서 반드시 셀 적층형 3D D램이 되는 것은 아니다.

참조어: , 6F² D램, 3D 낸드플래시, 커패시터, 산화물 반도체, 웨이퍼 본딩, 고대역폭메모리(HBM), 실리콘관통전극(TSV)