패널레벨페키지
panel level packaging
칩과 기기를 잇는 선을 패널에 직접 심는 패키징 공정이다. 칩을 자르기 전인 웨이퍼 상태에서 재배선 등을 일괄적으로 해 작고 얇은 반도체를 효율적으로 생산하는 웨이퍼레벨패키지(WLP) 공정보다도 앞선 기술로 평가된다.
WLP 공정보다 한 번에 패키징 할 수 있는 칩 수가 약 20% 많아 생산 원가를 낮출 수 있기 때문이다. WLP 공정은 원형의 웨이퍼에서 사각형의 칩을 찍어내 테두리 부분을 많이 버려야 하지만 PLP 공정은 사각 형태의 웨이퍼 패널을 기반으로 하기 때문에 버리는 부분이 대폭 줄어든다.
